METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

BLST AVAILABLE COFY

Patent number:

JP2002231824

Publication date:

2002-08-16

Inventor:

NAGANO TAKASHI

Applicant:

SONY CORP

Classification:

- international:

H01L21/8238; H01L27/092; H01L21/76; H01L27/08;

H01L29/78

european:

Application number: JP20010028007 20010205


Priority number(s):

Report a data error here

Abstract of JP2002231824

PROBLEM TO BE SOLVED: To enable reduction of reverse narrow channel effect of a semiconductor device comprising a trench isolation.

SOLUTION: A trench 4 is formed on a principal plane of a single crystal silicon substrate 1, and after having formed a silicon oxide film 5 on the surface of the single crystal silicon substrate 1 and in the trench 4, boron 7 is ion implanted into a side wall surface of the p well region side of the trench 4 where the silicon oxide film 5 is deposited so as to be in a lower position than the surface of the single crystal silicon substrate and a boron implanted layer 8 is formed at an upper part of the trench side wall, and further, on the silicon oxide film 5 of the trench 4, the silicon oxide film is deposited so as to become higher than the surface of the single crystal silicon substrate 1. As a result, the reduction of reverse narrow channel effect is realized without causing increase of the junction capacitance or junction leakage.



1:単結晶シリコン基板 2,5:シリコン酸化膜 3:シリコン窓化膜 6:フォトレジスト 7:ポロン 8:ポロン注入層

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

020 公開特許公報(A)

(11)特許出版公司書号 特開2002—231824 (P2002—231824A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.CL.	級別記号	ΡÍ			?-V.1}*(拿考)	
HO1L 21/8238		HOIL 2	27/08	331A	5 F O 3 2	
27/092				321C	5 F O 4 O	
21/78		2	21/78	S	5 F D 4 8	
27/08	881	•		I.		
29/78	•			R		
•		審查請求 未開求 體浆	項の数12 OL	金里東	最終頁に続く	

(21)出版器号 特展(2001—28007(P2001—28007) (71)出版人 000002185

(22)出自日 平成18年2月5日(2001.2.5)

ソニー株式会社

東京都品川区北島川6丁目7番35号

(72) 発明者 永野 隆史

東京都島川区北島川6丁目7番35号 ソニ

你式会社内

(74) 代理人 100090527

弁理士 苗野 千萬子


最終質に続く

(54) 【発明の名称】 半幕体装置の製造方法

(57)【要約】

【課題】 トレンチアイソレーションを備えた半導体装置の逆挟チャネル効果の低減を図る。

【解決手段】 単結晶シリコン基板1の主面にトレンチ4を形成し、単結晶シリコン基板1の表面およびトレシチ4内にシリコン酸化膜5を成膜した後、シリコン酸化膜5が単結晶シリコン基板1の表面よりも低い位置となるように埋め込まれたトレンチ4のロウェル領域側の側壁面にボロン?をイオン注入して、トレンチ側壁上部にボロン注入層8を形成し、さらにトレンチ4のシリコン酸化膜5の上にシリコン酸化膜を単結晶シリコン基板1の表面よりも高くなるように成膜して埋め込むことで、接合容量または接合リークの増大を引き起こすことなく、逆棟チャネル効果の低減を実現する。



1:単結晶シリゴン基板 6:フォトレジスト 25:シリコン酸化膜 7:ポロン 3:シリコン窒化度 8:ポロン注入層 4:トレンチ

【特許請求の範囲】

【請求項 1】 半導体基板の主面にトレンチを形成する 工程と

前記トレンチ中に第1節縁映を前記半導体萎振の表面よりも低い位置まで埋め込む第1節縁映形成工程と、

前記第1絶縁限が埋め込まれたトレンチ中に第2絶縁限 を前記半導体基板の表面位置以上に埋め込む第2絶縁限 形成工程と

埋め込まれる前記第2 絶縁膜と接する位置のトレンチ側 登部に p 型不純物を注入する p 型不純物注入工程とを有することを持敬とする半導体装置の製造方法。

【請求項2】 前記 p型不純物注入工程が、前記第1絶 緑膜形成工程と第2絶緑膜形成工程の間に行われること を特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記 p型不純物注入工程で p型不純物がイオン注入されることを特徴とする請求項2記載の半導体装置の製造方法。

(請求項4) 前記 p型不純物注入工程で p型不純物が pウェル領域のみに注入されることを特徴とする請求項 2記載の半導体装置の製造方法。

【請求項 5】 前記 6型不純物注入工程で 6型不純物が 6 ウェル領域と6 ウェル領域 6 両領域に注入され、前記 6型不純物が注入された6 ウェル領域に 9 リコンを注入 するシリコン注入工程を有することを特徴とする請求項 1 記載 6 半導体装置 6 製造方法。

【請求項 6】 前記 p型不純物注入工程における p型不純物の注入が、p型不純物を所定濃度含む第2絶縁膜からの熱拡散により行われることを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項7】 前記 p型不純物が注入されたn ウェル領域にシリコンを注入するシリコン注入工程を有することを特徴とする請求項6 記載の半導体装置の製造方法。

[請求項 8] 前記シリコン注入工程が前記のウェル領域に「型不純物を注入して「ウェルを形成する「ウェル形成工程と同時に行われることを特徴とする請求項5または7記載の半導体装置の製造方法。

【請求項 9】 前記 p型不純物がポロンであることを特 欲とする請求項 1記載の半導体装置の製造方法。

【請求項 1:0】 耐記第「絶縁膜が埋め込まれたトレンチの側壁上部のロウェル領域にの型不純物を注入するロ型不純物注入工程を有することを特徴とする請求項4記載の半導体装置の製造方法。

【請求項 1 10】 前記 5型不純物がリンであることを特 数とする請求項 1 0 記載の半導体装置の製造方法。

(請求項12) 耐記トレンチ中に埋め込まれる第1組 縁敗の表面が、耐記半導体基板に形成されるソースおよびトレインの接合位置よりも高くなるように設定されることを特徴とする請求項1記載の半導体装置の製造方法。

。 【発明の詳細な説明】

1:0 0:0 1:1

「発明の属する技術分野」本発明は、例えばMOSFET (Metal Oxide Semiconductor Field Effect Transistor) 集積回路装置のようなトレンチアイソレーションをでする半導体装置の製造方法に関する。

[00:02]

【従来の技術】例えばMOSFETの製造方法では、従、 来、図24に示すように、まず単結晶シリコン基板10 1にトレンチ102を形成した後、化学的気相成長(C VD)法によりシリコン酸化限103が形成され、トレンチ102内にシリコン酸化限103が経層される。

【0003】ついで、図25に示すように、化学的機械研磨(CMP)法により表面のシリコン酸化膜103が研磨されて平坦化されることによって、トレンチ102がシリコン酸化膜103により埋め込まれた後、単結晶シリコン萎板101およびシリコン酸化膜103上にゲート絶縁膜104およびゲート電極105が形成される

【ロロロ4】ここで、トレンチ102を埋め込んだシリ コン酸化膜 103の上面が、図25に示すように単結晶・ シリコン基板 10 1の表面より低下している場合、MO SFETのチャネル幅が減少するにしたがってMOSF ETの関値電圧が減少してしまうという問題がある。 【00.05】これは、例えば 1981年の1EDM (1 neternational Electron Dev Pole: Meleit Ing)・テクニカル・ダイジェスト (380~383頁) に記載されているように、トレン チ肩部 106の近傍で、ゲード電極 105から単結晶シ リコン基板101内部への方向の電界Vと表面に平行な 方向の電界日との集中があり、トレンチ肩部106で関 値電圧が低下してしまうためと考えられる。 すなわち、 図26に示すように、MOSFETのチャネル幅が小さ くなった場合、チャネル全体に対してこの関値電圧が低 下した部分の割合が大きくなり、MOSFET全体とじ ても関値電圧Vもわが低下する。

【0006】この問題を解決する方法としては、トレンチの側壁から不純物をイオン注入して半導体素子場部の関値電圧を高める方法がある。しかしながら、この方法では、単結晶シリコン基板101とトレンチ1.02を埋める酸化膜との界面付近において、不純物濃度が単結晶シリコン基板101内より高くなるため、接合容量および接合リーク電流の増大を引き起こす。

100071 このような問題を選けるものとしては、例えば特開平6-1.77239号公報に記載されているように、未子分離領域の半導体をエッチングしてテーバー形状のトレンチを作成する、すなわち半導体素子の端部で肩状を形成させないこと、または肩形状部分の面取りをすることにより、電界集中を抑えるなどの方法がある。

[8000]

【発明が解決しようとする課題】しかしながら、このような高状部分の変形により電界集中を抑制する方法をとっても、従来の半導体装置の製造方法では、トランジスタのチャネル値が小さい場合に関値電圧が低下する逆狭チャネル効果が起きるという問題があった。

【0009】これは、チャネルに含まれるボロンが熱拡散によって基板のシリコンとドレンチを埋める酸化シリコンとの界面で酸化シリコン側にパイルアップするため外方向に拡散し、トレンチと基板との界面付近でチャネルに含まれるボロン虚度の低下した領域が形成されるためと考えられる。このボロンの拡散は、イオン注入などで発生する格子間シリコンの存在により、800で程度でも生じる。

【0010】本発明は、上記従来技術の問題点に対処し、 てなされたもので、トランジスタのチャネル幅が小さく なっても関値電圧が低下せずがつ接合容量および接合リーク電流の増大を引き起こさない半導体装置の製造方法 を提供することを目的とする。

[0011]

【課題を解決するための手段】すなわち、請求項1の発明の半導体装置の製造方法は、半導体基板の主面にトレンチを形成する工程と、トレンチ中に第1鉛線限を半導体基板の表面よりも低い位置まで埋め込む第122線形成工程と、第1鉛線限が埋め込まれたトレンチ中に第2 鉛線限を半導体基板の表面位置以上に埋め込む第2部線限形成工程と、埋め込まれる第2部線限と接ずる位置のトレンチ側壁部にp型不純物を注入するp型不純物注入工程とを有することを特徴とする。

【0012】諸求項1の発明において、トレンチ側壁上 部に

の型不純物

造度の高い領域が形成されるため、

のウ ェルでの発縁膜への外方拡散によるが型不純物濃度の低 下が捕伐され、ロウェルのトレンチ側面での不純物濃度。 の低下による閾値電圧の減少が抑制される。また、p型 不純物濃度の高い領域がトレンチ側壁上部の界面付近に 限定されるため、p型不純物の注入による接合容量また は接合リークの増大は抑制される。なお、 p型不純物の. 注入による接合容量または接合リークの増大を引き起こ さないためには、ロ型不純物を注入する領域を、半導体 基板に形成されるMO SFETのソースおよびドレイン の接合位置よりも高い位置に設定することが望ましい。 【0013】請求項2の発明は、請求項1の半導体装置 の製造方法において、p型不純物注入工程が、第1.組繰 | 膜形成工程と第2絶縁膜形成工程の間に行われることを 特徴とする。この発明においては、第1絶縁既が埋め込 まれた領域を除くトレンチ側壁上部に、諸求項3に記載 したようなイオン注入法等により p型不純物を注入する ことが可能となる。また、その際、リングラフィー技術 等を用いて、語求項4に記載したように pウェル領域に のみ p型不純物を注入することが可能となる。これによ

り、n ウェルでの p型不純物の温入によるトレンチ側面 の関値電圧の低下を防ぐことができる。

【ロの14】請求項5の発明は、請求項1の半導体装置の製造方法において、p型不純物注入工程でp型不純物がpウェル領域とnウェル領域の両領域に注入され、p型不純物が注入されたnウェル領域にシリコンを注入するシリコン注入工程を有することを特徴とする。この発明においては、pヴェル領域にのみp型不純物を注入するためのリングラフィー工程が省略可能となり、p型不純物注入工程が簡略化される。またnウェル領域のp型不純物は、シリコン注入工程で注入されたシリコンにより増速拡散が生じて消失するため、nウェルでのトレンチ側面の関値電圧の低下を防ぐことができる。

【00.15】諸求項6の発明は、諸求項1の半導体装置の製造方法において、p型不純物注入工程におけるp型不純物の注入が、p型不純物を所定進度含む第2絶縁限からの熱拡散により行われることを特徴とする。この発明においては、p型不純物を所定進度含有する第2絶縁限を用いることにより、無処理のみでトレンチ側壁上部にp型不純物を注入することが可能となり、p型不純物注入工程が省力化される。なお、この方法では、nウェル領域にもp型不純物が注入されるため、請求項7に記載したようにnウェル領域にシリコンを注入するシリコン注入工程を設けて、nウェルでのトレンチ側面の関値電圧の低下防止を図ることが望ましい。

[.00.16] 請求項8の発明は、請求項5または7の半 媒体装置の製造方法において、シリコン注入工程が n ウェル領域に6型不純物を注入して n ウェルを形成する n ウェル形成工程と同時に行われることを特徴とする。この発明においては、シリコン注入のためのリッグラフィー工程を増加させる必要がなく、容易に n ウェル領域に のみシリコンを注入することが可能となる。

【00.17】請求項目の発明は、請求項10半導体装置の製造方法において、p型不純物がポロンであることを特徴とする。この発明においては、p型不純物をポロンとすることで従来の半導体プロセスとの整合性が良好となる。p型不純物としてはインジウムも考えられるがトレンチを埋める絶縁限の酸化シリコンへの拡散がポロンより大きくなる。

[0018] 請求項10の発明は、請求項4の半導体装置の製造方法において、第1絶縁阱が埋め込まれたトレンチの側壁上部のnウェル領域にn型不純物を注入するn型不純物注入工程を有することを特徴とする、この発明においては、第2絶縁関が埋め込まれる前に、トレンチの側壁上部のnウェル領域にリン、上素等のn型不純物を、トレンチの側壁上部のpウェル領域にポロン、インジウム等のp型不純物を注入することにより、nウェル、pウェルのトレンチ側壁のそれぞれの不純物濃度の低下を補償することができ、トレンチ側面での関値電圧低下を助ぐことが可能となる。

【0019】請求項12の発明は、請求項1の半導体装置の製造方法において、トレンチ中に埋め込まれる第1 箱縁限の表面が、前記半導体基板に形成されるソースおよびドレインの接合位置よりも高くなるように設定されることを特敵とする。この発明においては、p型不純物が注入される部位が、トレンチ側壁上部界面付近のソースおよびドレインの接合位置よりも高い位置に限定されるため、p型不純物の注入による接合容量または接合リークの増大を引き起こすことなく、ドレンチ側面での関値電圧の減少を抑制することが可能となる。

[0020]

【発明の実施の形態】以下、図面に基づいて本発明の実施の形態を説明する。図1~9は、本発明の第1の実施の形態にかかる半準体装置の製造方法を説明するための工程断面図である。

【0021】ます、図1において、第1導電型の単結晶シリコン基版1の表面にシリコン酸化膜2およびシリコン酸化膜3を形成した後、リングラフィー技術、エッチング技術を用いてトレンチ4を形成する。ここで、例えば、シリコン酸化膜2およびシリコン室化膜3の膜厚はそれぞれ10nm、100nmとし、トレンチ4の深さは300nmとする。

【0022】次に、図2において、図1の工程で形成されたトレンチ4に、シリコン酸化膜5を例えばCVD法により成膜することにより埋め込む。このとき、シリコン酸化膜5の膜厚を例えば250nmとし、トレンチ4に埋め込んだシリコン酸化膜5の表面が単結晶シリコンを振1の表面よりも低い位置となるように設定する。

【0023】図3において、リッグラフィー技術を用いて、Nウェル形成領域にフォトレジストらを形成し、Pウェル形成領域のトレンチ4の側面のみに、ジリコン酸化関5、フォトレジスト5をマスクとして、ボロン7をイオン注入する。このとき、ボロン7を斜め方向にイオン注入することによって、トレンチ4の側壁にボロン7が注入される。例えば、ボロン7はトレンチ4の側壁面に対してドーズ量5 E 1 2 o m - 2でイオン注入されるものとする。このイオン注入により、ボロン注入居8が形成される。

[0024] ここで、注入する深さは、不純物分布のピークが表面から50nm程度にあればよく、例えば注入角度が垂直方向に対して30度傾けた場合、30KeV程度が加えられればよい。なお、単結晶シリコン基板1の表面とトレンチ4の底面はシリコン酸化膜5で覆われているので、この領域のシリコンを板中にはポロン7は注入されない。そして、深さ300nmのトレンチに関厚250nmのシリコン酸化膜5が埋め込みまれているので、ポロン7が注入される領域は、トレンチ深さがシリコンを板表面から50nm程度の領域のみである。

【0025】次に、図4において、フォトレジスト6を 院去した後、トレンチ4をシリコン酸化膜9により埋め る。シリコン酸化既9の既厚は、例えば250nmとする。

[:6:0:26] ついで、図写において、例えばのMP法により、シリコン室化限3上のシリコン酸化限5、9 を除去する:

【0027】ついで、図5において、例えば築液処理により、単結晶シリコン基板1の表面上のシリコン室化联3およびシリコン酸化限2を除去する。

【0028】 この後、図7において、例えばリソグラフィー技術、イオン注入技術を用いて、ロウェル領域、ロウェル領域、ロウェル領域に、それぞれ例えばボロン、リンをイオン注入し、ロウェル10、ロウェル11を形成する。

【0029】このとき、pウェル10のトレンチ側壁にはボロン漁度の局所的に高い領域すなわちボロン注入層 Bが形成されている。このため、この後の熱工程にて、主にイオン注入工程で発生した格子間のシリコンにより、ボロンが増速拡散して漁度が低下するが、最初にpウェル10のトレンチ側壁に注入された壁に相当するボロンのみがトレンチ4を埋めているシリコン酸化既に外方拡散するので、pウェル10では単結晶シリコン基板1とトレンチ4との界面付近でボロン漁度が所定値以下には低下せず、逆狭チャネル効果は発生しない。

[00.30] 図8において、上記工程を軽た単結晶シリコンを振りの表面にゲート館録牒12を形成し、CVD. 技術およびリングラフィー技術を用いてゲート電極13を形成する。ゲート能録牒12の既厚は、例えば2.0nmとし、ゲート電極13は、例えば秩厚200nmの多結晶シリコンとする。

【0031】ついて、ゲート電極13をマスクにして、イオン注入技術を用いて、NチャネルLDD領域に、PチャネルLDD領域に、例えばヒ素、ボロンをそれぞれイオン注入し、NチャネルLDD14およびPチャネルLDD15の作り分けは、例えばリングラフィー技術を用いて行う。NチャネルLDD14およびPチャネルLDD15の単結品シリコン基板1の表面からの深さは、例えば5つ1m程度に設定する。

(0032) さらに、図りにおいて、例えばCV D技術およびエッチング技術を用いて、ゲート電極13およびサイドウォール絶縁膜16をマスクにしたイオン注入技術を用いて、Nチャネルソース・ドレイン17およびPチャネルソース・ドレイン17およびPチャネルソース・ドレイン17およびPチャネルソース・ドレイン18の作り分けは、例えばリングラフィー技術を用いて行う。Nチャネルソース・ドレイン18の単結品シリコン基版1の表面からの漢さは、例えば100nm程度に設定する。

【00033】これにより、Nチャネルソース・ドレイン 17の単結晶シリコン基版1の表面からの深さは、トレンチ側壁のポロン注入層8よりも深くなるので、Nチャ ネルソース・ドレイン 1.7 とのウェル 1.0 との接合容量は、ボロン注入層 8 が存在することにより増大することはない。

【ロロ34】以降は、従来のソース・ドレイン形成のための独処理、およびサリサイド技術、配線形成技術等を用いて、CMOS LSIを形成する。

[0035] 図10~14は、本発明の第2の実施の形態にかかる半路体装置の製造方法を説明するための工程 断面図である。この実施の形態は、ボロンをトレンチ側 壁へ注入する際、フォトレジストを用いないで注入する 倒を示す。

【0036】この実施の形態では、図10において、図3に示す工程でリソグラフィー技術を用いてロウェル領域にのみポロンを注入する代わりに、リソグラフィー技術を用いずにシリコン基板全面にポロン注入を行う。この結果、ロウェル領域にもボロン注入層8が形成される。

【0037】ついで、第1の実施の形態と同様に図4〜6に示す工程を行った後、図7に示す工程で、図11に示すようにフォトレジスト19をマスクにイオン注入によりロウェル11を形成する際、シリコン20も同時にイオン注入する。注入するシリコンのドーズ単は1E14cm-2以上が好ましい。

【0038】図12において、pウェル10の形成は第10実施の形態と同様に行う。その後は第10実施の形態と同様に行う。その後は第10実施の形態と同様の工程を経て、CMOS LSIを形成する。【0039】この実施の形態では、シリコン基板全面にポロンが注入されるため、nウェル領域にあるポロンはできるだけトレンチ内のシリコン酸化膜5、9の方向に外方拡散させてしまうことが望ましい。このため、図11において、nウェル領域にシリコン注入を行い、格子間シリコン原子を形成する。これにより、その後のソース・ドレイン形成の際の熱処理において、図13および14に示すように、nウェル中のポロンは、格子間シリコン原子による増速拡散が起こり、ポロン注入層8が消失する。なお、図13および14は、MOSFETのチャネル領域のゲート長方向に重直な方向の断面図であ

[0040] この第2の実施の形態では、トレンチ側壁 にボロンを主入する際、リソグラフィー工程を省略する ことができるので、プロセスコスト的に有利である。

【〇〇41】上記第1および第2の実施の形態では、pゥェル領域のトレンチ側壁の不純物濃度の低下を防ぐためのボロン注入のみを行っている。これは、nウェルの不純物であるリンに比べて、ボロンが酸化膜中へ外方拡散し易く、トレンチ側壁の不純物濃度の低下がpゥェルにおいてより顕著であるためである。しかしながら、これも限定されるものではない。nゥェルにおいても、トレンチ側壁の不純物濃度の低下が顕著となる場合、もしくはトレンチ近傍のゲート電極による電界が、トレンチ

近傍以外のゲート電極によるシリコン基板中の電界に比べてより大きくなる場合は、 nウェル領域のトレンチ側 壁にリン等の不純物注入を行っておけばよい。

【0042】図15~17は、本発明の第3の実施の形態にかかる半導体装置の製造方法を説明するための工程 断面図である。この実施の形態は、nウェル領域のトレンチ側壁にも不純物注入を行う例を示す。

(100.43] 図1.5は、第1の実施の形態の図3に示す 工程に対応するもので、フォトレジスト6をマスクにp ウェル領域にのみポロン7を注入する。ついで、図1.6 において、フォトレジスト2.1をマスクとしてnウェル 領域にのみ関ロし、nウェル領域のトレンチ側壁にのみ リン2.2をイオン注入する。注入条件は、例えば注入角 度が重直方向に対して3.0度傾けた場合、7.0 Ke V程 度が加えられればよい。

【00.44】この結果、図17に示すように、ウェル10のトレンチ側壁にのみボロン注入層8が形成され、
nウェル11のトレンチ側壁にのみリン注入層23が形、成される。これにより、pウェル10およびnウェル11におけるトレンチ側壁の不純物濃度の低下を抑制することができ、トランジスタのチャネル幅が小さい場合に関値電圧が低下するという逆狭チャネル効果を抑制することができる。

【10045】上記第1~30実施の形態は、イオン注入 法を用いてトレンチ側壁に不純物注入を行うものである が、不純物注入法はこれに限定されない。不純物を含ん た絶縁既からの拡散によってトレンチ側壁への不純物注 入を行ってもよい。

【ロ046】図 19~23は、本発明の第4の実施の形態にかかる半導体装置の製造方法を説明するための工程 断面図である。この実施の形態は、不純物を含んた経緯 既からの拡散によってトレンチ側壁への不純物主人を行う例を示す。

【0047】図18において、第1の実施の形態の場合と同様に、シリコン酸化膜5をトレンチ4に埋め込んだ後、図3に示す不純物注入工程を省略し、図19において、図4の工程のシリコン酸化膜9の代わりにボロンを含んたシリコン酸化膜(BSG膜) 24を成膜してトレンチ4を埋め込む。

【0048】成膜するBSG膜24のボロン温度は、例えば、その後の工程によりpウェル10を形成した際の、シリコン基板表面からの深さが0~50nm程度の領域のボロン温度と同程度になるように設定する。これは、トレンチ界面のボロン温度とずることを意味する。【0049】ついで、図20において、例えばCMP法により、シリコン室化膜3上のシリコン酸化膜5およびBSG膜24を除去する。この段階では、通常、トレンチ4に酸化シリコンの発縁膜を埋め込んだ後、単結晶シリコン基板1の結晶欠陥を回復させるための熱処理を行

うので、BSG限24から若干のポロンがシリゴン基板中のトレンチ側壁部に拡散し、ボロン注入層25が形成されている。

【0050】以後の工程は、第2の実施の形態と同様で、図5に示す工程を行った後、図21において、フォトレジスト19をマスクにロウェル、11の形成のためのイオン注入と同時にシリコン20のイオン注入を行い、図22において、リングラフィー技術、イオン注入技術を用いて pウェル10を形成する。さらに、第1の実施の形態と同様の工程を経て、CMOS LSIを形成する。

【0051】この実施の形態においても、ロウェル中のボロン注入層25は、ソース・ドレイン形成の際の熱処理において、シリコン注入による特子間シリコン原子により増速拡散が起こり、図23に示すように消失する。なが、図23は、図13および14と同様な方向から見た断面図である。

【0052】なお、上記実施の形態において、トレンチ 深さ、各絶縁限の関厚、不純物の注入方法、注入する不 純物の種類、および注入深さ等は例示されたものに限定 されない。

[0053]

【発明の効果】上述したように、本発明の半導体装置の 製造方法によれば、半導体基版に形成されたトレンチの 側盤上部にp型不純物を注入することにより、接合容量 または接合リーク電流の増大を引き起こすことなく、ト レンチアイソレーションを有する半導体装置の逆狭チャ ネル効果を修識させることができる。特に、本発明はn MOSFETの逆狭チャネル効果に対して効果的であ

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その1)である。
- 【図2】 本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その2)である。
- 【図3】本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その3)である。
- 【図 4】 本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その4)である
- 【図5】本発明の第1の実施の形態にかかる半等体装置の製造方法を説明するための工程断面図(その5)である。
- 【図5】本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その5)である。
- 【図7】本発明の第1の実施の形態にかかる半導体装置

- の製造方法を説明するための工程断面図(その7)である。
- (図音) 本発明の第1 の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その音)である。
- 【図9】本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その9)である。
- 【図10】本発明の第2の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その1)である。
- 【図1 1】 本発明の第2の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その2)である。
- 【図12】本発明の第2の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その3)である。
- 【図13】 水発明の第2の実施の形態にがかる半導体装置の製造方法を説明するための工程断面図(その4)である。
- 【図14】本発明の第2の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その5)である。
- 【図15】本発明の第3の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その1)である。
- 【図16】本発明の第3の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その2)である。
- 【図17】本発明の第3の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その3)である。
- 【図18】本発明の第4の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その1)である。
- 【図19】本発明の第4の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その2)である。
- 【図20】本発明の第4の実施の形態にかかる半等体装置の製造方法を説明するための工程断面図(その3)である。
- [図21] 本発明の第4の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その4)である。
- 【図22】本発明の第4の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図(その5)である。
- [図23] 本発明の第4の実施の形態にかかる半挙体装置の製造方法を説明するための工程断面図(その6)である。


【図24】従来の半導体装置の製造方法を説明するための工程断面図(その1)である。


[図25]、従来の半導体装置の製造方法を説明するための工程断面図(その2)である。


【図26】従来技術を示す特性図である。


【符号の説明】


1、101……単結晶シリコン巻板、2、5、9、10 3……シリコン酸化阱、3……シリコン室化阱、4、1 02……トレンチ、6、1.9、21……フォトレジスト、7……ボロン、8、25……ボロン注入層、10… … pウェル、11……のウェル、12、10.4……ゲート設縁膜、13、10.5……ゲート電極、16……サイ ドウォール絶縁膜、17……Nチャネルソース・ドレイン、18……Pチャネルソース・ドレイン、20……シ リコン、22……リン、23……リン注入層、24…… ボロンを含んだシリコン酸化膜(B.S.G膜)


































102





プロントページの競き

(51) Int, C1.7

識別記号

F) HO1L 29/78 テニマコート"(参考)

F.ターム(参考) 5F032 AA35 AA44 AA45 AA70 AA77

CA17 CA20 DA02 DA33 DA44

DA48 DA60 DA77

5F0 40 DA06 DB03 DC01 EC07 EE05

EF02 EK05 FA03 FB02 FB04

FC10 FC13 FC15

5F0 48 AA07 AC03 BA01 BB05 BC06

BD04.BE03:BG01: BG13.BG14

:DA23

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.